2月27日，以“共建生态·共享未来”为主题的2025中国RISC-V生态大会在北京中关村国际创新中心召开。本次大会由中国开放指令生态（RISC-V）联盟、中国电子工业标准化技术协会RISC-V工作委员会、北京开源芯片研究院共同主办，汇聚了来自中外的产学研界各方代表，共同聚焦RISC-V开源指令集技术，深入探讨其发展趋势与产业机遇。兰州大学AsyncSys实验室的研究生陆钇桦与何安平副教授共同展示了实验室自主研发的RISC-V开发板，其超低功耗与精巧设计吸引了众多行业专家的目光，不仅凸显了兰州大学在异步电路技术领域的积累，也为RISC-V生态注入了新的活力。
兰州大学AsyncSys实验室专注于异步电路技术的研发，致力于实现低功耗电路设计。实验室的研究领域广泛，涵盖数字电路到模拟电路，研究方向包括处理器微架构设计、矩阵计算、安全加解密芯片、可重构计算等。目前，实验室拥有四名导师、一名博士研究生和三十余名硕士研究生。AsyncSys实验室正处于快速发展阶段，致力于打造一支在异步电路技术领域具有重要影响力的高水平研发团队。
在本次RISC-V生态交流大会上，AsyncSys实验室主要展出了基于全异步处理器核LAP和基于同步处理器核LIVP的开发板，以及一款基于LAP开发板的智能小车，智能小车通过采集传感器输入判断路线信息，实现避障或循迹功能。通过GPIO引脚模拟PWM输出，智能小车能够控制转速，展示了LAP处理器在实时控制和低能耗应用中的卓越性能。
全异步处理器LAP是本次展示的亮点之一。它搭载了实验室完全自主设计的32位 RISC-V IMC指令集内核，采用UMC 110nm工艺制造。LAP处理器核采用无时钟信号触发机制，相比传统同步设计能显著降低功耗。在典型应用场景下，LAP的能耗比同类低功耗MCU高能耗低近1个量级。此外，LAP集成了SPI、UART、GPIO、TIMER等外设接口，通过开发板连接温度传感器，RTC时钟和LCD显示屏等，CoreMark跑分达到2.40 CoreMark/MHZ，性能已超越许多同类型低功耗MCU。
兰州大学AsyncSys实验室负责人何安平副教授表示："我们的全异步处理器证明了异步电路技术在RISC-V生态中的巨大潜力。全异步架构消除了传统时钟树机制的枷锁，而开源指令集赋予了深度定制化空间，二者共同将集成电路设计的灵活性推上了全新的高度。未来，AsyncSys实验室将进一步探索异步电路在边缘服务器等低功耗且具备一定算力要求领域中的应用。"
学校主页
